دستور کار آزمایشگاه معماری کامپیوتر

فهرست مطالب:

---

اشنایی با زبان VERILOG

اشنایی با سطوح مختلف طراحی

توصیف مدار به روش جریان داده ای

توصیف مدار به صورت رفتاری

توصیف مدار به روش ساختاری

شبیه سازی یک مدار

ماژول ها

پورت ها

ارتباط پورت ها با سیگنال های خارجی

عناصر زبان

مشخصه

توضیحات

TASK ها و توابع سیستم

مجموعه مقادیر در زبان VERILOG

نت ها

ریجستر ها

عملوندها

عملگرها

عملگرهای نسبی

عملگرهای تساوی

عملگرها منطق

عملگرهای بیت به بیت

طراحی سطح گیت

انواع گیت ها

طراحی مالتی پلکسر در سطح جریان داده ای

انتساب پیوسته

طراحی مالتی پلکسر در سطح جریان داده ای

طراحی به روش داده ای

طراحی به روش رفتاری

ساختار روالی

کنترل زمانی مبتنی بر رخداد

دستورات و عبارات شرطی

عبارت CASE

انواع خطا ها

متداول ترین خطاهای نحوی

دستور کار آزمایشگاه معماری کامپیوتر

واحد ALUSمجموعه ثبات های داده های میانی

واحد کنترل ریز برنامه نویسی شده